de
zh
en
frSET est fière d’annoncer un nouveau et important partenariat !
SET rejoint l’IRT Nanoelec, Programme Intégration3D
CEA-Leti 15 janvier 2016
SAINT-JEOIRE, France – 15 janvier 2016– SET, Smart Equipment Technology, équipementier leader dans les bonders haute précision puce-à-puce et puce-sur-wafer, annonce aujourd’hui sa participation dans le consortium Intégration 3D de l’IRT Nanoelec, piloté par le CEA-Leti. SET rejoint le Leti, STMicroelectronics et Mentor Graphics pour développer des technologies avancées d’empilage 3D puce-sur-wafer utilisant le collage direct cuivre-cuivre.
Basé à Grenoble, France, l’IRT Nanoelec est un centre de R&D axé sur les Technologies de l’Information et de Communication (TIC) utilisant la micro- et nanoélectronique. L’intégration 3D est un de ses programmes cœur.
Le programme Intégration 3D a été lancé en 2012. Il réunit, sous un même toit, expertise et équipement en lien avec l’entière chaîne de la valeur Intégration 3D : technologie, architecture circuit, outils EDA, assemblage et test. Mentor Graphics (EDA), ST (fonderie) et CEA-Leti sont les membres fondateurs du consortium.
“Tous les employés de SET, et en particulier l’équipe impliquée dans le projet 3D, sont fiers et enthousiastes de rejoindre l’IRT Nanoelec,” dit Pascal Metzger, PDG de SET. “Notre intégration dans ce programme est une suite logique de la collaboration initiée avec les équipes du CEA il y a 35 ans sur différents projets d’assemblage, incluant des Bonders de laboratoire haute précision pour le collage direct Cu-Cu. Une des motivations clés de SET en rejoignant ce consortium est l’opportunité de rencontrer et discuter avec des experts de spécialités différentes.”
“Conserver un assemblage entre composants à haute précision, avec un bon contrôle des paramètres, tout en augmentant considérablement la cadence est un réel défi, mais nous sommes impatients de commencer notre collaboration avec les équipes de l’IRT pour atteindre nos objectifs communs,” dit Nicolas Raynaud, Chef de Projet à SET.
Séverine Chéramy, directrice du programme Intégration 3D de l’IRT Nanoelec, dit que l’objectif est d’offrir aux concepteurs un empilage 3D puce-sur-wafer à un pas très fin – moins que 10 µm – à haute vitesse, à température ambiante et sans force ni « underfill ».
“Je suis particulièrement fière d’accueillir SET, PME française, au sein de ce programme, car cela montre la complémentarité des périmètres de travail,” dit-elle. “La collaboration avec SET sur la soudage puce-sur-wafer, utilisant le soudage cuivre-cuivre à très haute précision et haute vitesse, est vraiment excitante et source d’émulation. La connaissance du consortium sur de telles techniques de soudage, combinée à l’expertise de SET sur les équipements de haute précision, offre plusieurs opportunités pour l’intégration hétérogène 3D qui s’adresse à une vaste étendue d’applications potentielles. Celles-ci incluent l’imagerie, les capteurs, la logique et la photonique.”
A propos de l’IRT-Nanoelec, Institut de Recherche Technologique (IRT)
L’Institut de Recherche Technologique Nanoelec (IRT), piloté par le CEA-Leti, mène des recherches et développements sur les Technologies de l’Information et de Communication (TIC) et, en particulier, en micro- et nanoélectronique. Basé à Grenoble, France, l’IRT Nanoelec s’appuie sur l’écosystème local innovant pour créer les technologies qui pousseront la nanoélectronique de demain, conduiront le développement de nouveaux produits et inspireront de nouvelles applications – telles que l’Internet des Objets – pour les technologies existantes. La R&D conduite à l’IRT Nanoelec fournit un premier aperçu de comment les technologies émergentes telles que l’intégration 3D et la photonique sur silicium affecteront les circuits intégrés. Visitez www.irtnanoelec.fr.
A propos de SET
SET, Smart Equipment Technology, entreprise française située dans les Alpes du Nord en Haute-Savoie, conçoit, fabrique et commercialise des équipements pour la microélectronique et les marchés du semi-conducteur depuis 1975. Son cœur de métier est les Flip-Chip Bonders haut de gamme, de précision submicronique, proposés avec diverses options (force, température, ultrason, polymérisation UV, tailles de composants…) et configurations (puce-à-puce, puce-sur-wafer…). Les applications visées sont l’intégration 3D, l’optoélectronique, l’empilage de mémoires, les capteurs ou bien les MOEMS.
Site Internet: www.set-sas.fr/en/